```
3:
         B \leftarrow Bus;
4:
         for Cont = 0 to 7 do
5:
                   if Cont es par then
                             A \leftarrow A + B; A \leftarrow A / 2
6:
7:
                   else
                             B \leftarrow B - A; B \leftarrow B * 2
8:
9:
10:
         endfor
11:
         Bus \leftarrow A;
12:
         Bus \leftarrow B;
13:
         Parar;
```




Figura 98-2-1 Módulos del problema con sus tablas de funcionamiento

Bó n

A) En la Figura 98-22 se muestra un posible diseño de la Unidad de Procesamiento y la Tabla 98-21 el significado de todas la señales de control utilizadas. Repasando en algoritmo vemo que permite realizar todos y cada uno de sus pasos:

- Los registros A y Bpueden cargar valores desde el bus del sistema o desde la salida de la UAL.Un multiplexor a à entrada de cada uno de estos registros permite seleccionar qué dato es el que se va a cargar.
- Los registros A y Bpueden volcar sus valores en el bus mediante sendos circuitos triestado de conexión unidireccional con control de 8 bits.
- Existe camino de los registros A y Ba la entrada de la UAL.
- Un contador módulo 8 permite gobernar el bucle for del algoritmo.
- A partir del valordel contador se generan dos condiciones cuyo valor puede ser consultado por la Unidad de Control en cualquie instante:
 - •s_o: es la suma lógica de todos los bits del sumador. Su valor es cero cuando el contador está a cero.

 \bullet s₁: es el bit menos significativo del contador. Suvalor es 0 cuando el contador tiene valor par, y es 1 cuando el contador tiene valor impar.




Figura 98-2-2 Diseño de la Unidad de Proesamiento

| Señal de Control | Operacióncontrolada |
|----------------------------------|---|
| c ₀ | Control de la UAL: Suna (0) y Resta (1), |
| c ₂ y c ₁ | Control registro A: Nada (00), Des. Dcha.(01), Des. Izq. (10) y Carga (11) |
| c ₄ y c ₃ | Control registro B: Nada (00), Des. Data. (01), Des. Iq. (10) y Carga (11) |
| c ₅ | Selección MUX p trada de A: UAL (0)y Bus (1) |
| c ₆ | Selección MUX netrada de B: UAL(0) y Bus (1) |
| c ₇ | Puerta triestado que conecta la salida de A con el Bus: Nada (0)y Conexión (1) |
| c ₈ | Puerta triestado que conecta la salida de B con el Bus: Nada (0) y Conexión (1) |
| c ₁₀ y c ₉ | Contador: Nada (00), Reset (01), Incrementar (10) y Nada (11) |

Tabla 98-2-1: Descripción de la señales de control de la Unidad de Pocesamiento

B) Para describir el funcionamiento de la Unidad de Control, diseñamos el diagrama de transición de estados de la Figura 98-2-3 donde la descripción detallada de las aciones a realizar en cada un de estos estados viene dad a en la Tabla 98-2-2.

Este diagrama de transición de estados cumple todos los requisitos para ejecutar el algoritmopropuesto en el enunciado del problema utilizando la Unidad de Procesamiento diseñada en el apartado anterior. Se puede comprobar, por ejemplo, que ejecuta el bucle *for* 8 veces.




Figura 98-23: Diagrama de estados de la Unidad de Control

| Estadode la Unidad de Control | Microoperaciones efectuadas | Señales de control a activar |
|----------------------------------|--------------------------------|--|
| S_0 | Ninguna | Ninguna |
| S ₁ | A← Bus Reset Cont | c ₁ , c ₂ , c ₅ , c ₉ , (c ₁₀ =0) |
| S_2 | B ← Bus | c_3, c_4, c_6 |
| S ₃ | Ninguna | Ninguna |
| S ₄ | A ← A+B Incrementar Cont | $(c_0=0), c_1, c_2, (c_5=0), c_{10}, (c_9=0)$ |
| S ₅ | Desplazar Derecha A | (c ₂ =0), c ₁ |
| S ₆ | B ← B - A Incrementar Cont | $c_0, c_3, c_4, (c_6=0), c_{10}, (c_9=0)$ |
| S ₇ | Desplazar Izquierda B | c ₄ , (c ₃ =0) |
| S ₈ | Bus ← A | c ₇ |
| S ₉ | Bus ← B | c ₈ |
| S ₁₀ | Ninguna | Ninguna |

Tabla 98-22: Acciones tomadas por la Unidad de Control en cada estado

Para implementar esta Unidad de Control vamos a empl**a**r el método de los elementos de **e**tardo. El diseño correspondiente se muestra en la Figura 98-2-4.




Figura 98-2-4 Unidad de Control